



IPQ: IP-Qualifikation für effizientes Systemdesign

Zusammenfassung

Für die Produktivitätssteigerung beim Systementwurf ist der konsequente Einsatz wiederverwendbarer Komponenten (IP: Intellectual Property) unverzichtbar. Das im Rahmen der Förderinitiative EkompasS geförderte Vorhaben IPQ setzt mit dem Schwerpunkt „IP-Qualifikation“ dort an, wo noch erhebliche Probleme bei der Realisierung einer IP-basierten Entwurfsmethodik bestehen: Die in IPQ zu entwickelnden Methoden und Tools sollen es ermöglichen, entscheidende Verbesserungen für die Qualitätssicherung bei der Anwendung und Entwicklung von IP-Modulen zu erzielen. Dies beinhaltet Spezifikationsmethoden, intelligente IP Suche, Eingangsscheck, Verfahren zur IP-Anpassung und Beiträge zur Standardisierung.

Ziele

Das rasante Innovationstempo in der Fertigungstechnologie mikroelektronischer Schaltungen erlaubt es, immer komplexere Systeme auf einem einzigen Mikrochip (Systems-on-Chip, SoC) zu integrieren. Da sich aber im Vergleich dazu die Produktivität der Entwurfsmethoden für solche SoC nur erheblich langsamer entwickelt, steigen Entwicklungsaufwand und -dauer stark an und das bei zunehmend kürzeren Produkt-Lebenszyklen und -Einführungszeiten.

Für die Lösung dieser Probleme ist der konsequente Einsatz wiederverwendbarer Schaltungsmodulen, sogenannter IP-Module unverzichtbar. Das Vorhaben IPQ setzt dort an, wo die mit Abstand größten Probleme bei der Realisierung dieser IP-basierten Entwurfsmethodik bestehen: bei der IP-Qualifikation. Die IP-Qualifikation adressiert die beim IP-basierten Entwurf erforderlichen Aktivitäten zur Qualitätssicherung in der kausalen Kette

Entwickeln von IPs → Auswählen/Evaluieren von IPs → Einsetzen/Anpassen von IPs

und zielt damit auf die Qualitätssicherung des IP-basierten Systementwurfs unter den Anforderungen einer hohen Entwurfskomplexität, Entwurfsproduktivität und Entwurfsfehlerfreiheit bei anhaltendem Kosten- und Zeitdruck. Damit wird ein Arbeitsgebiet charakterisiert, zu dem bisher nur in sehr wenigen Teilbereichen geeignete Lösungsansätze vorliegen.

Der erfolgversprechende Lösungsansatz von IPQ besteht in der Erforschung und Entwicklung von industriell anwendbaren EDA-Methoden zur IP-Qualifikation, die marktgerecht, zukunftssicher und kostengünstig

- » auf Anforderungen sowohl der IP-Entwickler als auch der IP-Nutzer abgestimmt sind,
- » auf die Anwendungsklasse des Produktes zugeschnitten sind,
- » die Realisierungsbasis und die beim Produktentwickler gegebenen Abläufe im Entwurfsprozess sowie dessen spezifische Entwurfs-Constraints berücksichtigen, aber auch
- » relevante Standards einbeziehen bzw. die Entwicklung neuer Ansätze vorantreiben.

Dazu ist ein enges Zusammengehen von IP-Anwendern, IP-Providern, EDA-Anbietern sowie Forschungs- und universitären Einrichtungen notwendig, was durch das leistungsfähige IPQ-Konsortium (**Partner und Unterauftragnehmer s. links**) gewährleistet ist. Außerdem findet eine Zusammenarbeit auf internationaler Ebene durch eine Einbettung von IPQ-Arbeiten in das MEDEA+-Projekt ToolIP (**Nichtdeutsche Partner s. rechts**) statt.

In IPQ werden vier Arbeitspakete bearbeitet, die von der IP-Spezifikation bis zum IP-Einsatz im Sinne eines Ablaufs aufeinander aufbauen und eine enge, wechselseitige Verzahnung besitzen (**s. Abbildung 2**).




Abbildung 2: Projektstruktur

Arbeitspaket AP1: Standardisierung von IP und IP-gerechte Spezifikation

Spezifikationen von zukünftigen Entwürfen sollen bereits vorhandene IP-Module berücksichtigen und dadurch gegenüber klassischen Verfahren eindeutig effizienter und schneller zum Ziel führen. Durch Beiträge zur wiederverwendungsgerechten Spezifikation, ausführbaren Spezifikation sowie durch Berücksichtigung von Entwicklungsrichtlinien und Standards werden folgende Ziele unterstützt:

Zusammensetzung des Projektkonsortiums:

Partner:

- » AMD Saxony LCC & Co. KG.
empolis knowledge management
- » FZI
- » Infineon Technologies AG
- » sci-worx GmbH
- » Siemens AG
- » Deutsche Thompson Brand GmbH (DTB)
- » Universität Paderborn

Unterauftragnehmer:

- » FhG-IIS Dresden
- » Universität Hildesheim
- » Universität Kaiserslautern
- » Technische Universität Chemnitz

- » Erhöhung des Wiederverwendungsgrads von neuen Entwürfen,
- » Simulation von Spezifikationen mit IP-Modulen,
- » Anwendung von spezifischen Standards und Mitbestimmung von zukünftigen Standards.

Durch aktive Beteiligung am Standardisierungsprozess werden die Anforderungen der deutschen Industrie eingebracht. Insbesondere muss der Spezifikationsprozess bereits im Hinblick auf die verfügbaren virtuellen Komponenten verbessert werden, um den Einsatz von IP zu unterstützen.

Arbeitspaket AP2: Retrieval

Beim Systementwurf kommt es darauf an, nur solche IP auszuwählen, für die eine hohe Chance besteht, dass sie den Eingangsscheck überstehen. Bei der Unterstützung des Retrievals in grossen IP-Beständen durch Informatikmethoden (IP-Suche) ist die Retrieval-Genauigkeit daher von grosser Bedeutung. Diese kann jedoch nur dadurch erreicht werden, dass das Wissen über die IP-Wiederverwendung, die IP-Parametrisierbarkeit und die IP-Qualifikation bereits beim IP-Retrieval zumindest approximativen Eingang finden und automatisch verarbeitet werden. Wichtige Beiträge hierzu liefern Techniken aus dem Bereich „Wissensbasierte Systeme / Künstliche Intelligenz“, insbesondere Fallbasiertes Schließen und Constraint-Propagierungsverfahren.

Arbeitspaket AP3: Eingangsscheck

Der Eingangsscheck umfasst einen Komplex von Aktivitäten, die notwendig sind, um die Einsetzbarkeit eines vorliegenden IP für eine gegebene Entwicklungsumgebung zu analysieren und zu bewerten. Während beim Retrieval (AP2) IPs nach funktionellen Kriterien in grossen Datenbeständen gesucht werden, untersucht der Eingangsscheck die dabei gefundenen IPs vorwiegend bezüglich ihrer Passfähigkeit zu den technologischen und entwurfsmethodischen Gegebenheiten des Produktentwicklers.

Provider und Nutzer von IP stellen dabei spezifische Anforderungen:

- » Der Nutzer benötigt qualitative Aussagen über die Eignung eines IP für seine Anwendungsbedingungen und möchte dazu auch verschiedene Angebote vergleichen können.
- » Der Provider möchte, dass das von ihm angebotene IP konkrete Anforderungsspezifikationen erfüllt und auch unter unterschiedlichen Entwurfsumgebungen nutzbar ist.

Wesentliche Zielsetzungen bestehen darin, durch die Generierung qualitätsgerechter Informationen die Treffersicherheit bei der Auswahl von IP drastisch zu erhöhen, die Integration von IPs in den Entwurfsablauf zu vereinfachen sowie IPs zu bewerten und zu vergleichen.

Arbeitspaket AP4: Anpassung

Beim IP-basierten Entwurf komplexer Systeme tritt häufig die Situation ein, dass zu einer aus der Systembeschreibung abgeleiteten Spezifikation eines IP-Moduls keine Komponente zur Verfügung steht, welche vollständig die in dieser Spezifikation beschriebenen Eigenschaften und Randbedingungen besitzt bzw. erfüllt. Vielmehr wird eine Anzahl von Komponenten existieren, die dem spezifizierten IP ähnlich sind, d.h. einen Großteil seiner Forderungen erfüllt. Durch geeignete Anpassungsmethoden soll eine dem spezifizierten IP ähnliche Komponente so modifiziert werden, dass sie der Spezifikation genügt und somit im Entwurf eines neuen Systems verwendet werden kann. Die Existenz effizienter Anpassungsmethoden für IPs an Sollspezifikationen ist somit grundlegende Voraussetzung für eine hohe Wiederverwendungsquote im Systementwurf. In diesem Arbeitspaket sollen effiziente Methoden zur Adaption von Funktionalität und Interface von IPs an abweichende Sollspezifikationen entwickelt werden. Ziele sind die Steigerung des Grades der Wiederverwendbarkeit und die Optimierung von IPs.

Ergebnisse

Im Rahmen der IPQ-Projektarbeit entstanden bisher mehr als 40 Ergebnisberichte. Außerdem wurden Ergebnisse des Projektes auf einer Reihe von nationalen und internationalen Tagungen und Workshops (DAC, DATE, CeBIT, RSP, ECCBR, IP Forum, EUROMICRO, FDL, ...) mit dem Fachpublikum diskutiert sowie in Büchern und Periodika (Kluwer, it+ti, ...) präsentiert.

Viele Resultate von IPQ konnten nur durch die enge Kooperation mehrerer Projektpartner und eine enge Verzahnung der Projektarbeit über die Grenzen von Firmen und Arbeitspaketen hinaus erreicht werden. Dazu gehören insbesondere

- » die Entwicklung eines Formates („IPQ-Format“) zur Qualifizierung, Beschreibung und zum Austausch von IP-Modulen,
- » der Prototyp eines IP-Retrievalsystems und
- » die Arbeiten zur IPQ Tool Chain mit ihren auf das IPQ-Format abgestimmten Werkzeugen des IP-Entwurfsprozesses, u.a. zur Visualisierung von Daten und Integration von Entwurfsdiensten.

Andere charakteristische Beispiele für die projektinterne Kooperation lassen sich u.a. an Hand der Aktivitäten zu den IPQ-Demonstratoren aufzeigen: So wurde z.B. das IPQ-Werkzeug „IP Design Gate“ durch die Universität Paderborn für andere Partner bereitgestellt, dieses an Hand der Eingabe von Charakterisierungsdaten für mehrere IPs durch sci-worx evaluiert, die gewonnenen Charakterisierungsdaten zur Evaluierung des IPQ-Formates in dieses Format abgespeichert (sci-worx) und der Universität Hildesheim und empolis zur Verfügung gestellt, um dort für die Webservice-Integration des Retrieval Prototypen und zur Repräsentation der entwi-

Nichtdeutsche Projektpartner im Projekt TOOLIP:

- » Bull S.A.
- » CEA-LETI
- » Design & Reuse
- » Design of Systems on Silicon (DS2)
- » IMSE-CNM
- » KORG
- » Philips Semiconductors
- » SIDSA
- » ST Microelectronics
- » TIMA
- » THALES Communications
- » THOMSON multimedia
- » TILAB
- » Politechnische Universität Madrid
- » Universität Ancona
- » Universität Bologna

ckelten Retrieval-Technologie verwendet zu werden.

Weitere wichtige Arbeitsergebnisse der Projektpartner sind u.a.

- » **sci-worx** entwickelte einen Ansatz für die automatisierte Qualitätsbewertung von IPs sowie die Bestimmung entsprechender Metriken und verfeinerte seine Methodik für die Konfiguration parametrisierter IPs. Das werkzeuggestützte Qualifizierungssystem für HDL-Code wurde im firmenspezifischen Designflow verbindlich eingeführt. Gemeinsam mit dem FZI wurde der Prozess für die Entwicklung und Prüfung strukturierter IP-Spezifikationsdokumente unter Einhaltung der VSIA-Compliance definiert.
- » **AMD und Unterauftragnehmer FhG** konzipierten ein flexibles Framework (afw) für die Generierung von HDL-Code-Analysen, das für verschiedene formale Sprachen und unterschiedliche Applikationsanforderungen anwendbar ist und untersuchten Ansätze zur verifikationsgerechten Formalisierung charakteristischer IP-Eigenschaften.
- » Das **FZI** konnte ein Charakterisierungssystem für analog/mixed-signal (AMS) IP entwickeln, das auf einer AMS-IP-Taxonomie und einer formalisierten Attributdefinition basiert.
- » **Siemens** erstellte das Konzept eines generischen Web-Service Wrappers und entwickelte ein XML-Beschreibungsformat zur Integration von IPQ-Werkzeugen.
- » Die **Uni Paderborn** entwickelte mehrere IPQ-Werkzeuge und erprobte diese in Testszenarien mit verschiedenen Projektpartnern erfolgreich. Mit diesen, auf das IPQ-Format abgestimmten Werkzeugen, wird die Funktionalität einer Basis-Tool-Box zur Unterstützung des IP-basierten Entwurfs bereitgestellt.
- » **Infineon** generierte eine Übersicht zur Bewertung der Vollständigkeit von soft, firm und hard IPs, erstellte die zu einem SRI System (Shared Resource Interconnect) gehörige Infrastruktur und generierte eVC basierte Testbench-Elemente. Außerdem wurde der im Projekt erstellte IP Entwicklungsprozeß an eigenen und fremden IPs getestet und den Erfordernissen angepasst.
- » **empolis und Unterauftragnehmer Uni Hildesheim/Uni Kaiserslautern** entwickelten einen Zugang zur Definition von auf das IPQ-Format abgestimmten Ähnlichkeitsmaßen für das IP-Retrieval und zur IP-Präsentation mit Qualitäts- und funktionalen Kriterien.
- » **AMD und Unterauftragnehmer TU Chemnitz**

entwickelten Ansätze zur automatisierten Interface-Adaption von digitalen IP Cores und zur Verifikation parametrisierter IPs, insbesondere für Aufgaben der funktionalen Abdeckungsanalyse.

- » **DTB** definierte IP-Entwicklungsphasen und einen generischen Arbeitsablaufplan für die IP-Entwicklung.

Charakteristisch für die Arbeiten vieler Projektpartner ist die Umsetzung einer Reihe konzeptioneller Ansätze in Prototyp-Implementierungen. Das ermöglicht eine enge Verzahnung zwischen Erarbeitung von Konzepten, rechen-technischer Umsetzung in einsetzbare Werkzeuge und frühzeitiger Evaluierung zur Bestätigung der Tragfähigkeit der Konzepte. Dazu gehören u.a.

- » **AMD/TU Chemnitz:** Komponenten eines Werkzeuges (PARAGRAPH) zur verifikationsgerechten Implementierung parametrisierbarer IPs,
- » **AMD/FhG:** Framework für den generierbaren Analyzer, (s. **Abbildung 3**)
- » **empolis/Uni Hildesheim/Uni Kaiserslautern:** Werkzeug für das qualitätsbezogene Retrieval (einschl. Konverter für die Abbildung des IPQ-Formates in die interne Repräsentation des empolis-Tools orange) (s. **Abbildung 3**),
- » **Infineon:** Checklisten zur qualitativen Zertifizierung eines erreichten Meilensteins im IP/ SoC-Entwicklungsprozeß,
- » **sci-worx:** Werkzeug zur anwender-/anwendungsspezifischen IP-Adaption mit einem Open-Source Präprozessor,
- » **Uni Paderborn:** Mehrere IPQ-Format-basierte Werkzeuge. Das IP Design Gate ist für die Bearbeitung von IP-Instanzen und zum Aufruf IP-bezogener Web Services, die mit dem zweiten Werkzeug (IP Basar) (s. **Abbildung 3**) verwaltet werden, entwickelt worden. Das dritte Werkzeug WebTIC kann für die Integration von bereits existierenden Werkzeugen in den IPQ-Werkzeugkasten verwendet werden.

Es wird beabsichtigt, dass einige dieser Prototypimplementierungen auch in Demonstratoren einfließen. Der IP Retrieval Prototyp (empolis/Uni Hildesheim/Uni Kaiserslautern) konnte bereits zu mehreren Anlässen, u.a. CeBIT 2002 und EkompasS-Workshop, erfolgreich öffentlich demonstriert werden.

Verwertung

Insgesamt kann eingeschätzt werden, dass die im Verlauf der ersten beiden Projektjahre gesammelten Erfahrungen bereits konkrete Schritte zur Verwertung der Ergebnisse möglich machen. So entwickelte z.B. empolis konkrete Konzepte für die Integration der se-

mantikorientierten IP-Retrieval-Technologie in neue Produkte und sieht damit in IPQ einen konkreten Beitrag, mit Innovationen zum Markterfolg zu kommen. Bei sci-worx werden bereitgestellte IPs auf den Stand der in IPQ definierten Standards und Richtlinien gebracht und im Qualifizierungsablauf künftiger IP-Entwicklungen sollen die in IPQ entwickelten Werkzeuge für Eingangsscheck, IP-Adaption und IP-Parametrisierung zum Einsatz kommen. AMD sieht gute Chancen für die Automatisierung bisheriger manueller, fehlerbehafteter Checks von IP-Komponenten durch IPQ-Entwicklungen. Außerdem erprobte AMD dazu bereits erfolgreich den Einsatz eines im Rahmen der IPQ-Arbeiten zum Eingangsscheck konzipierten Werkzeuges zur Power-Domain Analyse im Tape-Out-Prozeß eines PC-Southbridge

VSIA Quality DWG zur DAC 2002 stellte sci-worx sein Spreadsheet als Bewertungsgrundlage von IP nach Qualitätskriterien den DWG-Partnern zur Verfügung, damit deren IP daran erprobt und das Spreadsheet hinsichtlich der Reproduzierbarkeit der Qualitätsmetrik weiterentwickelt werden kann. DTB evaluierte dieses Qualitäts-Spreadsheet. Weiterhin hat sci-worx die Einführung des Online Compliance Programms der VSIA als Beta-Tester begleitet. Auf Basis des Dokumentes vsiaQualityV0.6 werden bei DTB die Qualitätsauswertungsprozesse definiert. Bei der Kooperation von IPQ-Partnern zur Konkretisierung von Anforderungen an die IP-Repräsentation (Universität Paderborn, empolis, Universität Kaiserslautern und Universität Hildesheim, sci-worx) wurde der standardisierte Katalog der VSIA




Abbildung 3:
Beispiel für IPQ-Prototypen:
a) Retrievalsystem,
b) IP Basar
c) Analyse Framework

Chips. Siemens erwartet, dass sich die abzeichnenden Markttrends in Richtung Webservices und XML-basierte Formate positiv auf die geplante Vermarktung der Integrationsplattform auswirken werden und hat damit begonnen, das in der Webservice Technologie gewonnene Wissen in Seminarform aufzubereiten.

Beiträge zur Standardisierung


Einen wichtigen Stellenwert nahmen auch Beiträge zur Standardisierung ein. Mehrere Partner arbeiten in Standardisierungsgremien mit, u.a. sci-worx, FZI und DTB innerhalb der VSIA in der VC Quality Development Working Group, AMD im HyperTransport Technology Konsortium und das FZI nahm an der Gründung der SystemC-Mixed-Signal Extension Development Working Group teil, die den Bereich Mixed-Signal-Wiederverwendung vorantreiben möchte. Eine Zielstellung war die Mitwirkung an der Standardisierung eines Formates zur IP-Qualifizierung innerhalb der VSIA. Mit einem solchen Format können sowohl IP-Anbieter als auch Kunden gleiche Strukturen für die Lieferung und Anwendung von IPs nutzen. Der bisher benötigte Aufwand für die IP-Verwaltung und Konvertierung kann damit deutlich reduziert werden. Während des Treffens der

berücksichtigt (Virtual Component Attributes).

ToolIP und Kooperation

Umfangreiche Kooperationsbeziehungen bestehen zu europäischen Partnern im Rahmen von MEDEA+, wo die Mehrzahl der IPQ-Partner mit ihren IPQ-Arbeiten im Projekt ToolIP vertreten ist. Insbesondere zu Philips Semiconductor (Niederlande), IMSE-CNM (Spanien), Bull (Frankreich), DS2 (Spanien), STM (Frankreich), Thales (Frankreich), Design & Reuse (Frankreich) und UPM (Spanien) bestehen enge Kontakte, u.a. zum IP-Austausch (DTB), zu strukturunabhängigen Synthese- und Verifikationskripten (sci-worx), zu Strukturierungsansätzen von IPQ-Datensätzen (Uni Paderborn) und zu IP-Beschreibungstechniken und IP-Wissensrepräsentationen (empolis/Uni Hildesheim). Das FZI intensivierte den Wissenschaftler austausch mit spanischen Partnern. Die Universität Paderborn, das FZI, Infineon und sci-worx arbeiten mit D&R, Philips Semiconductors, Thales und TMM an der Spezifikation eines gemeinsamen IP-Transferformats.

Abbildung 4:
Szenario des Pilotprojektes
 zur Standardisierung des IP-
 Transfers



Während des Treffens der VSIA Quality DWG zur DAC 2002 konnten erste Ergebnisse eines Pilotprojektes zur Überführung eines IP-Modules aus zwei firmeninternen Formaten (sci-worx Format in Philips Semiconductors Format) präsentiert werden (s. **Abbildung 4**).

Bestandteil der Zusammenarbeit mit Partnern der EkompaSS-Projekte ANASTASIA+, IP2, HG-DAT, SPEAK und dem in der Antragsphase befindlichen Projekt SIMULTAN sind insbesondere Fragen der IP-Charakterisierung und des SystemC-Design. Gemeinsam mit ANASTASIA+ und ESPRIT wurde der „Workshop on Mixed-Signal IP Blocks“ durchgeführt.

Weitere Kooperationen von Projektpartnern mit ausländischen oder externen Firmen und Einrichtungen ergaben sich aus den oben angeführten Standardisierungsaktivitäten in IPQ sowie bei dem FZI aus der Mitarbeit an der EDA-Roadmap von MEDEA+ und bei AMD und FhG aus der Kooperation mit BTU Cottbus, TransEDA, Synopsys/AVANT! und @HDL zum Code Checking.

Fazit

Nach dem Grundsatz „Make reuse a feasible reality!“ untersucht und entwickelt das Projekt IPQ EDA-Methoden zur Qualitätssicherung bei der IP-Entwicklung und -Integration. Dabei zielt IPQ auf die Sicherung der Designfähigkeit und Steigerung der Entwurfseffizienz beim SoC-Entwurf und erfüllt damit wesentliche Förderkriterien der Initiative EkompaSS. Unser industriedominiertes Verbundprojekt ist außerdem mit Beiträgen zur Standardisierung, insbesondere zu Transfer und Qualitätssicherung von IP aktiv. Von den schon erreichten und zu erwartenden Projektergebnissen erhoffen wir uns ein nennenswertes Marktpotential. Davon profitieren u.a.

- » Tool-Provider, die mit IPQ-Tools neue Marktsegmente erschließen (z.B. empolis),
- » System Designer, die in die Lage versetzt werden, wesentliche Qualifikationsmethoden zu erproben und zu bewerten (z.B. Siemens),
- » IP-User, die einen IP-orientierten Designflow als „Entwurfskultur“ etablieren wollen und müssen (z.B. AMD),
- » IP-Provider, die Produkte nach einheitlichen Qualitätsmaßstäben entwickeln und darauf aufbauende Geschäftsmodelle für IPs bereitstellen wollen (z.B. sci-worx) und
- » Forschungseinrichtungen mit der Möglichkeit zum Know-How-Aufbau und der Wissensvermittlung auf dem Gebiet des IP-basierten Designs (z.B. Universitäten, FhG, FZI).

Nach Einschätzung aller Projektpartner und auf der Grundlage der bestehenden engen Kooperationsbeziehungen bestehen gute Aussichten, die gesteckten Projektziele planmäßig zu erreichen.

Nachrichten von den Projekten

www.edacentrum.de/Newsletter.html

Kooperationstreffen auf dem EkompaSS-WS

Am 30.04.03 fanden auf dem EkompaSS-WS zwei projektübergreifende Kooperationstreffen statt. An dem 1. Treffen waren Vertreterinnen und Vertreter der Projekte ANASTASIA+, HGDAT, IPQ, SPEAK und VALSE beteiligt. Themen waren vor allem die Festlegung gemeinsamer interessanter Fachthemen, die Besprechung weiterer bilateraler Treffen, gemeinsame Veröffentlichungen sowie die Planung eines gemeinsamen Fachworkshops. Dieser Fachworkshop mit den Themen „Modellierung“ und „SystemC“ richtet sich an alle an EkompaSS Beteiligten und soll – abhängig von der Fördersituation – in der 2. Oktoberwoche dieses Jahres in Hannover oder München stattfinden. Die Organisation wird das edacentrum übernehmen.

Auf dem 2. Treffen waren die Projekte ASDESE, AZTEKE, HGDAT und Leonidas vertreten. Auch hier wurde neben gemeinsamen Fachthemen, dem Austausch von Ergebnissen und weiteren bilateralen Treffen ein Fachworkshop angedacht, in diesem Fall zum Thema „Test“. Der Workshop ist für das 4. Quartal (Nov/Dez) diesen Jahres in Hannover geplant und richtet sich ebenfalls an alle EkompaSS-Beteiligten. Auch hier übernimmt das edacentrum die Organisation.

Ansprechpartnerin zum Thema
 ist Frau Dr. rer. nat. Cordula
 Hansen, 0711 230576, hansen@edacentrum.de